

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-253028

(43)Date of publication of application : 14.09.2000

(51)Int.Cl.

H04L 12/40

H04L 29/14

(21)Application number : 11-049086

(71)Applicant : NEC CORP

(22)Date of filing : 25.02.1999


(72)Inventor : SHIBAZAKI YASUAKI

(54) TRANSMITTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a transmitter having a duplication monitor control system that synchronizes information denoting a transmission state between an active system and an auxiliary system, eliminates missing of information at the switching of the active system and reduces the switching time of the active system.

SOLUTION: Monitor control sections 1, 2 take a duplicate configuration to monitor an operating state of each monitor section 3 to be controlled that conducts transmission processing. A CPU 1A is provided to the monitor control section 1 and a CPU 2A is provided to the monitor control section 2 that conduct major processing with respect to monitor control according to a program stored in each program storage section. An internal memory 1B is provided to the monitor control section 1 and an internal memory 2B is provided to the monitor control section 2 to store data on the way of an arithmetic operation when processing and data of state change notice from each monitor section 3 to be controlled on the basis of a monitor control result by the CPU 1A, CPU 2A.



LEGAL STATUS

[Date of request for examination] 24.03.1999

[Date of sending the examiner's decision of rejection] 12.02.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2000-253028
(P2000-253028A)

(43) 公開日 平成12年9月14日 (2000.9.14)

(51) Int.Cl. ⁷	識別記号	F I	テ-マ-ト* (参考)
H 0 4 L 12/40		H 0 4 L 11/00	3 2 1 5 K 0 3 2
29/14		13/00	3 1 1 5 K 0 3 5

審査請求 有 請求項の数 3 O L (全 6 頁)

(21) 出願番号 特願平11-49086

(22) 出願日 平成11年2月25日 (1999.2.25)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 柴▲崎▼ 康彰

東京都港区芝五丁目7番1号 日本電気株式会社内

(74) 代理人 100108578

弁理士 高橋 昭男 (外3名)

Fターム(参考) 5K032 BA08 DA02 DA11 DB19 DB28

EA04 EB06


5K035 BB03 DD01 LL14

(54) 【発明の名称】 伝送装置

(57) 【要約】

【課題】 運用系及び補助系間の伝送状態の情報を同期させ、運用系切替時における情報の欠落をなくし、かつ、運用系の切替時間を短縮する二重化監視制御システムを設けた伝送装置を提供する。

【解決手段】 監視制御部1及び監視制御部2は、二重化構成を取っており、伝送処理の動作を行う各被監視制御部3の動作状況の監視を行う。CPU・1Aは監視制御部1に設けられ、CPU・2Aは監視制御部2に設けられ、互いに図示しないプログラム記憶部に記憶されているプログラムに従い、監視制御に関する主な処理を行う。内部メモリ1B及び内部メモリ2Bは、各々監視制御部1、監視制御部2に設けられ、CPU・1A及びCPU・2Aの行う監視制御結果に基づき、被監視制御部3からの状態変化通知のデータ及び処理中の演算途中のデータが記憶される。



1

【特許請求の範囲】

【請求項 1】 データ伝送を行う伝送装置内の複数の処理部の動作を監視する第一の監視制御部と前記処理部の動作の監視を行う第二の監視制御部と、前記第一の監視制御部及び前記第二の監視制御部の障害の有無を検出するこの第一の監視制御部に設けられた第一の障害検出部と、前記第一の監視制御部及び前記第二の監視制御部の障害の有無を検出するこの第二の監視制御部に設けられた第二の障害検出部と、を具備することを特徴とする伝送装置。

【請求項 2】 前記第一の障害検出部と前記第二の障害検出部とが、所定の時間毎に前記第一の監視制御部及び前記第二の監視制御部の障害有無の検出を、相互の検出結果の一致性を確認しつつ行うことを特徴とする請求項 1 記載の伝送装置。

【請求項 3】 前記第一の監視制御部及び前記第二の監視制御部が、それぞれ前記伝送装置の前記処理部の動作状態の同一の情報を記憶する記憶部を有することを特徴とする請求項 1 または請求項 2 記載の伝送装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、装置内部の機能部に障害が発生した場合に、二重化された補助機能部に処理が切り換えられ運用を停止することのない、データ伝送を行う伝送装置に係わるものである。

【0002】

【従来の技術】従来のデータ伝送を行う伝送装置の二重化監視制御システムを、図 3 を参照して説明する。図 3 は、従来の二重化監視システムの構成を示すブロック図である。従来の二重化監視制御システムは、図 3 に示すように、監視制御部 101 と監視制御部 102 との間に共通に参照できる、伝送状態を記憶する機能を有する F I L E 部 104 が設けられている。

【0003】また、監視制御部 101 は、動作の制御を行う CPU (中央処理装置)・101A と、この CPU・101A の処理データ等を一時記憶する内部メモリ 101B とで構成されている。同様に、監視制御部 102 は、動作の制御を行う CPU)・102A と、この CPU・102A の処理データ等を一時記憶する内部メモリ (ランダム・アクセス・メモリ)・102B とで構成されている。

【0004】例えば、監視制御部 101 が実際に伝送装置の伝送状態の監視を行っている運用系とする。このとき、監視制御部 102 は、監視制御部 101 の補助系となる。そして、監視制御部 101 は、伝送状態に変更があった場合、この状態変更のデータを F I L E 部 014 へ書き込む。

【0005】このように、伝送装置内部の監視制御部は、通常、運用系に指定されているものが動作してい

2

る。また、例えば、運用系である監視制御部 101 に障害が発生した場合、非運用であった補助系の監視制御部 102 は起動状態に移行され、運用系の切替が行われる。そして、監視制御部 102 は、F I L E 部 104 に記憶されている伝送状態の情報に基づき、新たに情報を構築して動作を開始する。

【0006】

【発明が解決しようとする課題】しかしながら、上述した従来の二重化監視制御方式には、以下に示す課題がある。

① 従来の伝送装置には、運用系の監視制御部に障害が起こり、補助系の監視制御部の運用系切替を行うため、新たな伝送状態の構築に時間がかかるため、その間、監視機能が停止してしまうという欠点がある。かつ、従来の伝送装置には、運用系の切替時間中、伝送状態の監視機能が停止してしまい、切替時間が長くなるほど伝送における障害検出が遅れることになり、伝送システム全体に及ぼす悪影響の度合いが大きくなるという問題がある。

② 従来の伝送装置には、運用系及び補助系の監視制御部間に共通に使用する F I L E 部が設けられているため、物理的な実装スペースをが要求され、また、F I L E 部の容量により記憶内容が制限される、かつ F I L E 部の故障が発生すると情報が欠落し状態を完全に復旧できなくなるという問題がある。

【0008】本発明はこのような背景の下になされたもので、運用系及び補助系の間の伝送状態の情報を同期させ、運用系切替時における情報の欠落をなくし、かつ、運用系の切替時間を短縮する二重化監視制御システムを設けた伝送装置を提供することにある。

【0009】

【課題を解決するための手段】請求項 1 記載の発明は、伝送装置において、伝送装置内の複数の処理部の動作を監視する第一の監視制御部と、前記処理部の動作の監視を行う第二の監視制御部と、前記第一の監視制御部及び前記第二の監視制御部の障害の有無を検出するこの第一の監視制御部に設けられた第一の障害検出部と、前記第一の監視制御部及び前記第二の監視制御部の障害の有無を検出するこの第二の監視制御部に設けられた第二の障害検出部とを具備することを特徴とする。

【0010】請求項 2 記載の発明は、請求項 1 記載の伝送装置において、前記第一の障害検出部と前記第二の障害検出部とが、所定の時間毎に前記第一の監視制御部及び前記第二の監視制御部の障害有無の検出を、相互の検出結果の一致性を確認しつつ行うことを特徴とする。

【0011】請求項 3 記載の発明は、請求項 1 または請求項 2 記載の伝送装置において、前記第一の監視制御部及び前記第二の監視制御部が、それぞれ前記伝送装置の前記処理部の動作状態の同一の情報を記憶する記憶部を有することを特徴とする。

【0012】本発明は、伝送装置における装置内監視制御部において、監視制御部が二重化構成とり、二重化を構成する部を設けたことを特徴としている。図1に本発明による伝送装置における二重化監視制御システムを示すように、CPUを搭載した監視制御機能を構成する部分が二重化を構成しており、本発明に従って、二重化を構成する監視制御部間の情報をお互いに参照が可能な構成を設けている。

【0013】この伝送装置における二重化監視制御システムは、ある一定時間単位毎にお互いの状態を監視し、状態の一致性を確認しながら監視制御を行うという動作を行う。従って、一方の監視制御部に障害が発生し、他方の監視制御部に運用系が切り替わった場合においても、監視制御が中断することなく継続できるという効果が得られる。

【0014】

【発明の実施の形態】以下、図面を参照して本発明の実施形態について説明する。図1は本発明の一実施形態による伝送装置の構成を示すブロック図である。この図において、1は監視制御部であり、伝送処理の動作を行う各被監視制御部3の動作状況の監視を行う。同様に、2は監視制御部であり、伝送処理の動作を行う各被監視制御部3の動作状況の監視を行う。ここで、監視制御部1と監視制御部2とは、二重化構成を取っている。

【0015】1AはCPUであり、監視制御部1内部に設けられている。また、CPU・1Aは、図示しないプログラム記憶部に記憶されているプログラムに従い、監視制御に関する主な処理を行う。2AはCPUであり、監視制御部2内部に設けられている。また、CPU・2Aは、図示しないプログラム記憶部に記憶されているプログラムに従い、監視制御に関する主な処理を行う。

【0016】3は伝送装置を構成するデータ伝送に関する内部処理を行う被監視制御部であり、内部状態の監視を行っている。また、被監視制御部3は、内部障害の発生などの内部状態が変化した場合、監視制御部1及び監視制御部2に対して状態変更通知を出力する。

【0017】1Bは監視制御部1に設けられた内部メモリであり、CPU・1A及びCPU・2Aの行う監視制御結果に基づき、被監視制御部3からの状態変化通知のデータ及び処理中の演算途中のデータが記憶される。2Bは監視制御部2に設けられた内部メモリであり、CPU・1A及びCPU・2Aの行う監視制御結果に基づき、被監視制御部3からの状態変化通知のデータ、及び処理中の演算途中のデータが記憶される。

【0018】監視制御部1におけるCPU・1Aの内部バス1Cは、監視制御部2内の内部メモリ2Bに接続されており、CPU・1AはCPU・2Aの内部メモリ2Bの内容をこの内部バス1Cを介して参照する。同様に、監視制御部2におけるCPU・2Aの内部バス2Cは、監視制御部1内の内部メモリ1Bに接続されてお

り、CPU・2AはCPU・1Aの内部メモリ1Bの内容をこの内部バス2Cを介して参照する。

【0019】1Dは監視制御部1内に設けられた障害検出部であり、監視制御部1及び監視制御部2内の障害を監視する。また、障害検出部1Dは、監視制御部1及び監視制御部2内部に障害等の状態変化を検出した場合、検出結果をそれぞれCPU・1A及びCPU・2Aへ通知する。

【0020】同様に、2Dは監視制御部2内に設けられた障害検出部であり、監視制御部1及び監視制御部2内の障害を監視する。また、障害検出部2Dは、監視制御部1及び監視制御部2内部に障害等の状態変化を検出した場合、検出結果をそれぞれCPU・1A及びCPU・2Aへ通知する。

【0021】次に、図1を参照し、一実施形態の動作例を説明する。図1に示す一実施形態による伝送装置において、監視制御部1及び監視制御部2は、二重化構成となっている。このため、監視制御部1及び監視制御部2は、必ずどちらか一方が運用系として、また他方が補助用の非運用系として動作を行っている。

【0022】例えば、初期状態として、監視制御部1が被監視制御部3の監視制御を行う運用系であるとする。このとき、被監視制御部3は、常にその内部状態の監視を行っており、内部障害等、内部状態変化が発生した場合、監視制御部1及び監視制御装置2の双方に向けて状態変化通知を送信する。

【0023】監視制御部1及び監視制御部2は、それぞれ同一の状態変化通知を受け取り、この状態変更通知の内容に従った編集処理を行い、各々内部メモリ1B、内部メモリ2Bへ状態変化通知のデータを保存する。監視制御部1及び監視制御部2は、複数の被監視制御部3からの状態変化通知を処理し、一連の動作が終了した後、それぞれ内部メモリ1Bと内部メモリ2Bとに記憶されているデータの比較を行う。

【0024】そして、監視制御部1及び監視制御部2は、この内部メモリ1Bと内部メモリ2Bとの比較を行った結果、両メモリの内容が一致していれば、一連の動作を終了とする。また、監視制御部1及び監視制御部2がこの内部メモリ1Bと内部メモリ2Bとの比較を行った結果、監視制御部2が両メモリの内容の不一致を検出した場合、非運用側であるCPU・2Aは、運用側のCPU・1Aの動作状態と異なっていると判断し、運用側の内部メモリ1Bから内部メモリ2Bへ、内部メモリ1Aに記憶されているデータのコピーを行う。

【0025】さらに、監視制御部1及び監視制御部2がこの内部メモリ1Bと内部メモリ2Bとの比較を行った結果、監視制御部1が両メモリの内容の不一致を検出した場合、運用側であるCPU・1Aは、上述した運用側の内部メモリ1Bの様な特別な動作は行わない。

【0026】また、障害検出部1Dで監視制御部1内の

5

障害が検出されたとき、監視制御部 1 及び監視制御部 2 が内部メモリ 1 B と内部メモリ 2 B とに不一致があることを検出した場合、非運用側である CPU・2 A は、運用側の内部メモリ 1 B から内部メモリ 2 B へ、内部メモリ 1 A に記憶されているデータのコピーを行わない。

【0027】この場合、監視制御部 1 に障害があることが CPU・1 A 及び CPU・2 A により検出され、CPU・1 A 及び CPU・2 A は、監視制御部 1 から監視制御部 2 への運用系の切替を行う。上述した監視制御部 1 及び監視制御部 2 の障害検出の処理をある一定の単位時間毎に毎周期行うことにより、障害が検出された場合、二重化構成をとっている監視制御部 1 及び監視制御部 2 の間の運用系と補助系との機能の切替の確認の同期をとる。

【0028】以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、図 2 に示す第二の実施形態による伝送装置を説明する。図 2 は、第二の実施形態による伝送装置の構成を示すブロック図である。図 2 の第二の実施形態による伝送装置において、図 1 の第一の実施形態と同一の構成には、同一の番号を付し、説明を省略する。

【0029】この図において、監視制御部 5 が監視制御部 1 と異なる部分は、CPU・1 A と CPU・5 A との構成が異なる点である。同様に、監視制御部 6 が監視制御部 2 と異なる部分は、CPU・2 A と CPU・6 A との構成が異なる点である。

【0030】CPU・5 A は状態フラグ 5 E が設けられており、内部メモリ 1 B と、CPU・6 A 内の内部メモリ 2 B との比較の結果を CPU・6 A へ出力する。すなわち、CPU・5 A は、状態フラグ 5 E により、CPU・6 A に対して内部メモリ 1 B に記憶されているデータの状態変更の有無を示すデータに加え、内部メモリ 1 B における状態変更が行われた位置を通知する。CPU・6 A は、CPU・5 A から入力される状態フラグ 5 E のデータを参照し、内部メモリ 1 B において状態変更のあった領域のデータと、この領域に対応する内部メモリ 2 B の領域のデータとの比較を行う。

【0031】同様に、CPU・6 A は状態フラグ 6 E が設けられており、内部メモリ 2 B と、CPU・5 A 内の内部メモリ 1 B との比較の結果を CPU・5 A へ出力する。すなわち、CPU・6 A は、状態フラグ 6 E により、CPU・5 A に対して内部メモリ 2 B に記憶されているデータの状態変更の有無を示すデータに加え、内部メモリ 2 B における状態変更が行われた位置を通知する。CPU・5 A は、CPU・6 A から入力される状態フラグ 6 E のデータを参照し、内部メモリ 2 B において状態変更のあった領域のデータと、この領域に対応する内部メモリ 1 B の領域のデータとの比較を行う。

6

【0032】次に、図 2 を参照し、第二の実施形態の動作例を説明する。監視制御部 1 及び監視制御部 2 は、二重化構成となっているため、必ずどちらか一方が運用系であり、他方が非運用状態の補助系として動作を行っている。

【0033】例えば、初期状態として、監視制御部 1 が運用系で、非監視制御部 3 の監視制御を行っているとする。このとき、被監視制御部 3 は、常に各々の内部状態の監視を行っており、内部障害等、内部状態変化が発生した場合、監視制御部 1 及び監視制御部 2 の双方に向けて状態変化通知を送信する。

【0034】そして、監視制御部 1 及び監視制御部 2 は、それぞれ同一の状態変更通知を受け取り、この状態変更通知の内容に従った編集処理を行い、各々内部メモリ 1 B、内部メモリ 2 B へ状態変更通知のデータを保存する。また、監視制御部 1 及び監視制御部 2 のそれぞれの CPU・5 A、CPU・6 A は、複数の被監視制御部 3 からの状態変化通知を処理し、一連の動作が終了した後、それぞれ内部メモリ 1 B と内部メモリ 2 B とに記憶されているデータの比較を行う。

【0035】そして、このとき CPU・5 A は、状態フラグ 5 E により、CPU・6 A に対して内部メモリ 1 B におけるデータの変更の有無を示すデータ、及び内部メモリ 1 B においてデータの変更が行われた領域のデータを出力する。これにより、CPU・6 A は、入力される状態フラグ 5 E を参照し、内部メモリ 1 B において変更のあった領域のデータと、この領域に対応する内部メモリ 2 B の領域のデータとの比較を行う。

【0036】同様に、CPU・6 A は、状態フラグ 6 E により、CPU・5 A に対して内部メモリ 2 B におけるデータの変更の有無を示すデータ、及び内部メモリ 2 B においてデータの変更が行われた領域のデータを出力する。これにより、CPU・5 A は、入力される状態フラグ 6 E を参照し、内部メモリ 2 B において変更のあった領域のデータと、この領域に対応する内部メモリ 1 B の領域のデータとの比較を行う。

【0037】この結果、内部メモリ 1 B において変更のあった領域のデータと、この領域に対応する内部メモリ 2 B の領域のデータとが一致している場合、CPU・5 A 及び CPU・6 A は、一連の監視制御の動作を終了する。

【0038】ここで、補助系の監視制御装置 6 の CPU・6 A は、内部メモリ 2 B に記憶されているデータと、内部メモリ 1 B に記憶されているデータとの不一致を検出したとする。この場合、CPU・6 A は、運用系の監視制御装置 5 の CPU・5 A と動作状態が異なっていると判断し、監視制御装置 5 の内部メモリ 1 B から対応する領域のデータを読み出し、内部メモリ 1 B の対応する領域に書き込む。

【0039】一方、CPU・5 A は、運用系の監視制御

7

装置 6 の CPU・6 A と動作状態が異なっていると判断した場合、CPU・6 A と異なり、内部メモリ 1 B に記憶されているデータの変更等の動作を行わない。

【0040】また、監視制御部 1 の CPU・6 A は、障害検出部 1 D により監視制御部 1 内の障害が検出され、監視制御部 1 の内部メモリ 1 B と及び監視制御部 2 の内部メモリ 2 B とに記憶されているデータに不一致があった場合、内部メモリ 1 B から対応する領域のデータを読み出し、内部メモリ 1 B の対応する領域に書き込む処理を行わない。

【0041】この場合、監視制御部 1 に障害があると検出され、監視制御部 1 から監視制御部 2 へ運用系の切替が行われる。上述した監視制御の処理を所定の一定の単位時間毎に毎周期行うことにより、二重化構成をとっている監視制御系 1 及び監視制御部 2 の間の運用系と補助系との機能の切替の確認の同期が取られる。

【0042】第二の実施形態は、一実施形態に比較し、内部メモリ 1 B 及び内部メモリ 2 B において、データが変更された領域のデータのみ比較、またはデータが変更された領域のデータのみコピーを行うため、運用系切替時における確認の同期処理を高速に行うことが可能となる。

【0043】

【発明の効果】本発明によれば、データ伝送を行う伝送装置内の複数の処理部の動作を監視する第一の監視制御部と、前記処理部の動作の監視を行う第二の監視制御部と、前記第一の監視制御部及び前記第二の監視制御部の

8

障害の有無を検出するこの第一の監視制御部に設けられた第一の障害検出部と、前記第一の監視制御部及び前記第二の監視制御部の障害の有無を検出するこの第二の監視制御部に設けられた第二の障害検出部とを具備するため、監視制御部の内部データを単位時間毎に比較し、不一致があれば制御動作の一致処理を行うため、常に同期状態を保つことが可能となり、運用系側の監視制御部が障害等により動作できなくなった場合においても、即座に運用系切替を行うことで、情報の欠落をなくし、かつ、運用系の切替時間を短縮させ、伝送装置のシステム全体としての監視制御動作を継続することができる。

【図面の簡単な説明】

【図 1】 本発明の一実施形態による伝送装置の構成を示すブロック図である。


【図 2】 本発明の第二の実施形態による伝送装置の構成を示すブロック図である。

【図 3】 従来例による伝送装置の構成を示すブロック図である。


【符号の説明】

- 1、2、5、6 監視制御部
3 被監視制御部
1 A、2 A、5 A、6 A CPU
1 B、2 B 内部メモリ
1 C、2 C 内部バス
1 D、2 D 障害検出部
5 E、6 E 状態フラグ

【図 1】



【図 2】



【図 3】

